BEST AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-069013

(43)Date of publication of application: 07.03.2003

(51)Int.CI.

H01L 29/78 H01L 21/283

H01L 21/8234 H01L 27/088

(21)Application number: 2001-259145

(71)Applicant:

HITACHI LTD

(22)Date of filing:

29.08.2001

(72)Inventor:


SAITO SHINICHI

TORII KAZUNARI **ONOUCHI YUKIHIRO** MINE TOSHIYUKI

(54) SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME

PROBLEM TO BE SOLVED: To solve the problem that the deterioration of a mobility caused by irregularity in the film thickness of a gate insulating film is revealed when the thickness of the gate insulating film becomes a 2 nm or less in terms of an SiO2 film, that a drain current is dropped, and that the deterioration of the mobility must be suppressed to about the same value as the mobility practically used at present.

SOLUTION: In a fine field-effect transistor, irregularities at the interface between the gate insulating film and a gate electrode are controlled on an atomic scale. When the irregularity in the film thickness of the gate insulating film is reduced, the high-mobility field-effect transistor is manufactured. When not only a conventional SiO2 thermal oxidation film but is also a high-permittivity material are used as the gate insulating film, the high mobility of the field-effect transistor can be achieved.



LEGAL STATUS

[Date of request for examination]

30.03.2004

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2003-69013 ∨ (P2003-69013A)

(43)公開日 平成15年3月7日(2003.3.7)

(51) IntCL*	識別配号	ΡI		5	73}*(参考)
H01L	29/78	H01L	21/283	С	4M104
	21/283		29/78	301G	5F048
	21/8234		27/08	102C	5 F 1 4 0
	27/088				


		客查前求	未請求 請求項の数10 OL (全 14 頁)			
(21)出願書号	特數2001-259145(P2001-259145)	(71)出顧人	000005108 株式会社日立製作所			
(22)出期日	平成13年8月29日(2001.8,29)		東京都千代田区神田駿河台四丁目 6 番地			
Comp Strictly Ma		(72)発明者				
			株式会社日立製作所中央研究所内			
		(72)発明者	鳥居 和功 東京都国分寺市東恋ヶ寝一丁目280番地 株式会社日立製作所中央研究所内			
	•	(74)代斑人				
			弁理士 小川 勝男 (外2名)			
			最終頁に統令			

(54) 【発明の名称】 半導体装置及びその製造方法

(57)【要約】

【課題】 ゲート絶縁膜の膜厚がSiO,換算膜厚2n m以下となるとゲート絶縁膜の膜厚バラツキに起因した 移動度の劣化が顕在化しドレイン電流が低下する。次世 代高性能電界効果トランジスタの実用化のためには、移 動度の劣化を押さえて現在実用化されている移動度の値 と同程度にしなければならない。

【解決手段】 微細電界効果トランジスタに於いて、ゲ ート絶縁膜とゲート電極の界面の凹凸を原子スケールで 制御する。ゲート絶縁膜の膜厚バラツキを低減させると とで高移動度の電界効果トランジスタを製造する。ゲー ト絶縁膜としては、従来のSiOa熱酸化膜に限らず高 誘電率の材料を用いた際にも電界効果トランジスタの高 移動度化を達成できる。



【特許請求の範囲】

【請求項1】 二酸化シリコンの比誘電率を ε ϛͺͺͺͺ, と し、ゲート絶縁膜の比誘電率をε。とするときに、前記 ゲート絶縁膜の物理膜厚の平均値をも。よとして、式も $\varepsilon_{\text{ot}} = t_{\text{ox}} \cdot \varepsilon_{\text{ox}} / \varepsilon_{\text{sto}}$ で与えられる二酸化シリコン 換算のゲート絶録膜厚 (tiet)が2nm以下であるゲ ート絶縁膜を有し、且つ電界効果トランジスタのチャネ ル部分の上部に存在するゲート絶縁膜の物理膜厚の最大 値と最小値の差(A)と酸物理膜厚の平均値(tax)の 比 (Δ/t.,) が10%以下であることを特徴とする絶 10 縁ゲート型電界効果トランジスタ。

【請求項2】 半導体基板に複数の絶縁ゲート型電界効 果トランジスタを有し、且つ前記複数の絶縁ゲート型電 界効果トランジスタの内の少なくとも一つが、二酸化シ リコンの比誘電率をεςιαςとし、ゲート絶縁膜の比誘電 率をεχとするときに、前記ゲート絶縁膜の物理膜厚の 平均値をtaxとして、式tzor=tax・εax/εstorで 与えられる二酸化シリコン換算のゲート絶縁膜厚(t cor)が2nm以下であるゲート絶縁膜を有し、且つ電 界効果トランジスタのチャネル部分の上部に存在するゲ 20 ととを特徴とする絶縁ゲート型電界効果トランジスタ。 ート絶縁膜の物理膜厚の最大値と最小値の差(△)と該 物理膜厚の平均値(t_{•x})の比(Δ/t_{ox})が10%以 下である絶縁ゲート型電界効果トランジスタであること を特徴とする半導体装置。

【請求項3】 二酸化シリコンの比誘電率を ε 5102 と し、ゲート絶縁膜の比誘電率をε。ことするときに、ゲー ト絶縁膜の物理膜厚の平均値をtoxとして、式tzor= $t_{o.s} \cdot \epsilon_{o.s} / \epsilon_{s,io.s}$ で与えられる二酸化シリコン換算の ゲート絶縁膜厚(teor)が2nm以下であるゲート絶 緑膜を有し、1ヶの電界効果トランジスタのチャネル部 30 分の上部に存在するゲート絶縁膜の物理膜厚の分散(△ ssa) が0.15・ε。x/εsioz n m以下であることを特 徴とする絶縁ゲート型電界効果トランジスタ。

【請求項4】 半導体基板に複数の絶縁ゲート型電界効 果トランジスタを有し、且つ前記複数の絶縁ゲート型電 界効果トランジスタの内の少なくとも一つが、二酸化シ リコンの比誘電率をεςιαχとし、ゲート絶縁膜の比誘電 率をε。ことするときに、ゲート絶縁膜の物理膜厚の平均 値をtoxとして、式teor=tox・εox/εsinzで与え られる二酸化シリコン換算のゲート絶縁膜厚(t zor) が2nm以下であるゲート絶縁膜を有し、1ヶの電界効 果トランジスタのチャネル部分の上部に存在するゲート 絶禄原の物理膜厚の分散(Δ_{858})が $0.15 \cdot \epsilon_{ox}/\epsilon$ stoz n III以下である絶縁ゲート型電界効果トランジスタ であることを特徴とする半導体装置。

【請求項5】 電界効果トランジスタのチャネル部分に 存在するゲート絶縁膜の物理膜厚の相関関数を最小二乗 法によりガウス分布でフィッティングすることにより得 られるゲート凹凸の相関距離A₈₃gの値がA₈₅g < 1.0

緑ゲート型電界効果トランジスタ。

【請求項6】 半導体基板に複数の絶縁ゲート型電界効 果トランジスタを有し、且つ前記複数の絶縁ゲート型電 界効果トランジスタの内の少なくとも一つが、電界効果 トランジスタのチャネル部分に存在するゲート絶縁膜の 物理膜厚の相関関数を最小二乗法によりガウス分布でフ ィッティングすることにより得られるゲート凹凸の相関 距離 Λ_{asa} の値が Λ_{asa} <1.0 n mまたは Λ_{asa} >2.5 nmである絶縁ゲート型電界効果トランジスタであるこ とを特徴とする半導体装置。

2

【請求項7】 二酸化シリコンの比誘電率 (ε,ιοι)よ り大きい比誘電率(ε。』)をもつ高誘電率材料により形 成された高誘電率ゲート絶縁膜を有し、前記高誘電率ゲ ート絶縁膜が非晶質の状態を保持しているか、又は、 結 晶粒が前記高誘電率ゲート絶縁膜内部に点在しているこ とを特徴とする絶縁ゲート型電界効果トランシスタ。 【請求項8】 浮遊ゲート電極を有しない絶縁ゲート型

電界効果トランジスタのうち、ゲート絶縁膜直上に平均 物理膜厚が8nm以下の非晶質Si膜が形成されている 【請求項9】 第一導電型である半導体基板の主表而領 域の一部に、第一の絶縁膜を介して第一のゲート電極を 形成する工程、上記半導体基板中に第二導電型を有する 高濃度不純物領域を注入して活性化熱処理をする工程、 全面を第二の絶縁膜で覆った後に該第二の絶縁膜の表面 を平坦化して上記第一のゲート電極の表面を露出するエ 程、上記第一のゲート電極と第一の絶縁膜を除去する工 程、ゲート絶縁膜として二酸化シリコンあるいはシリコ ン酸窒化膜を形成する工程、ゲート電極として多結品S iを形成する工程を、順次有することを特徴とする絶縁 ゲート型電界効果トランジスタの製造方法。

【請求項10】 ゲート絶縁膜形成後の最高熱処理温度 が、前記ゲート絶縁膜材料の結晶化温度よりも低いこと を特徴とする絶縁ゲート型電界効果トランジスタの製造 方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本願発明は絶縁ゲート型電界 効果トランジスタ並びに絶縁ゲート型電界効果トランジ 40 スタを有する半導体装置に関するものである。

[0002]

【従来の技術】シリコンを用いた集積回路技術は驚くべ き速度で発展を続けている。微細化技術の進歩に伴って 素子の寸法が縮小され、より多くの素子を1つのチップ 内に集積することが可能となり、その結果、より多くの 機能が実現されてきた。同時に、素子の微細化に伴う、 電流駆動能力の向上と負荷容量の減少により、高速化が 達成されてきた。

【0003】電界効果トランジスタの電流駆動能力の向 n mまたは $\Lambda_{asa}>2.5$ n mであることを特徴とする絶 50 上は、主にゲート絶縁膜の薄膜化によるものである。ゲ

ート絶縁膜が薄膜化されても、電源電圧はそれに見合った分だけ下がるわけではない。この為、反転層には非常に高い電界が印可されるようになってきている。更に、素子の微細化に伴う短チャネル効果を抑えるために、チャネルの不純物濃度が高くなっていることも高電界化に拍車をかけている。反転層に高電場がかかるとシリコン基板とゲート絶縁膜の界面の凹凸(以下、これを「基板凹凸」と略記する)によってキャリアが散乱されるため、移動度が低下するという難点がある。尚、シリコン基板とゲート絶縁膜界面ばかりでなく、ゲート絶縁膜と 10 ゲート電極との間の界面にも同程度以上の凹凸がある。そして、ゲート絶縁膜の膜厚が有する大小を「ゲート凹凸」と略記する。

【0004】そこで、基板凹凸を小さくするための研究が数多くなされてきた。例えば日本国公開公報、特開平5-343391号、特開平9-148543号、特開2000-235975号などには、酸素ラジカルを用いて酸化膜を形成する方法が記載されている。特開平10-223888号にはパイロ酸化膜とドライ酸化膜の積層膜を用いて基板凹凸を緩和する方法が、特開平11-176828号には自然酸化膜を除去してから低温酸化膜を保護膜として着けた後で酸化処理を行う方法が示されている。

[0005]

【発明が解決しようとする課題】本願発明は、極薄ゲート総縁膜を用いた高移動度の電界効果トランジスタを提供する事にある。本発明の別の目的は極薄ゲート絶縁膜を用いた電界効果トランジのキャリア移動度の劣化の小さいゲート絶縁膜/ゲート電極積層構造を提供する事にある。

[0006]

【課題を解決するための手段】本願発明の主な形態を列挙すれば、次の通りである。

【0007】本願発明の第1の形態は、二酸化シリコンの比誘電率を $\epsilon_{s,102}$ とし、ゲート絶縁膜の比誘電率を ϵ_{ox} とするときに、前記ゲート絶縁膜の物理膜厚の平均値を t_{ox} として、式 $t_{101}=t_{ox}$ ・ ϵ_{ox} / $\epsilon_{s,102}$ で与えられる二酸化シリコン換算のゲート絶縁膜厚(t_{201})が2nm以下であるゲート絶縁膜を有し、且つ1ヶの電界効果トランジスタのチャネル部分の上部に存在するゲート絶縁膜の物理膜厚の最大値と最小値の差(Δ)と該物理膜厚の平均値(t_{ox})の比(Δ / t_{ox})が10%以下であることを特徴とする絶縁ゲート型電界効果トランジスタである。

[0008]尚、本願発明は、絶縁膜、より詳しくは、 二酸化シリコンのゲート絶縁膜あるいは他の絶縁膜の場合、二酸化シリコン換算のゲート絶縁膜の厚さ (teor)が2nm以下であるゲート絶縁膜を有する絶縁ゲート型電界効果トランジスタに極めて有用なのであ

る。このことは以下の諸形態においても同様である。

【0010】本願発明の第3の形態は、電界効果トランジスタのチャネル部分に存在するゲート絶縁膜の物理膜厚の相関関数を最小二乗法によりガウス分布でフィッティングすることにより得られるゲート凹凸の相関距離 Λ asa の値が Λ asa < 1.0 n mまたは Λ asa > 2.5 n mであることを特徴とする絶縁ゲート型電界効果トランジスタである。

20 【0011】本願の第4の形態は、二酸化シリコンの比 誘電率(ε,102)より大きい比誘電率(ε,x)をもつ高 誘電率材料により形成された高誘電率ゲート絶縁膜を有 し、前記高誘電率ゲート絶縁膜が非晶質の状態を保持し ているか、又は、結晶粒が前記高誘電率ゲート絶縁膜内 部に点在していることを特徴とする絶縁ゲート型電界効 果トランジスタである。

【0012】本願発明の第5の形態は、浮遊ゲート電極を有しない絶縁ゲート型電界効果トランジスタのうち、ゲート絶縁膜直上に平均物理膜厚が8 n m以下の非品質 30 Si膜が形成されていることを特徴とする絶縁ゲート型 電界効果トランジスタである。

[0013]本願発明の半導体装置は、前記諸形態の絶録ゲート型電界効果トランジスタを少なくとも一つ有する半導体装置である。

【0014】本願発明の関わる半導体装置の製造方法の代表的な例は、第一導電型である半導体基板の主表面領域の一部に、第一の絶縁膜を介して第一のゲート電極を形成する工程、上記半導体基板中に第二導電型を有する高濃度不純物領域を注入して活性化熱処理をする工程、全面を第二の絶縁膜で獲った後に該第二の絶縁膜の表面を平坦化して上記第一のゲート電極の表面を露出する工程、上記第一のゲート電極と第一の絶縁膜を除去する工程、ゲート絶縁膜として二酸化シリコンあるいはシリコン酸窒化膜を形成する工程、ゲート電極として多結晶Siを形成する工程を、順次有することを特徴とする絶縁ゲート型電界効果トランジスタの製造方法である。

[0015]又、ゲート絶縁膜形成後の最高熱処理温度が、前記ゲート絶縁膜材料の結晶化温度よりも低いことを特徴とする絶縁ゲート型電界効果トランジスタの製造50 方法は極めて有用である。

【0016】以下、これらの諸形態が具体例をもって詳細に説明される。

[0017]

【発明の実施の形態】本願発明の具体的な実施の賭形態を例示するに先立って、本願発明に関わる諸技術及び本願発明の背景技術との比較検討について詳細に説明する。

【0018】本願発明の目的の達成に主に関わる技術として、次の3つの技術を挙げることが出来る。

【0019】その第1は、ゲート界面を基板界面と平行 にして、基板凹凸とゲート凹凸が同位相・同振幅・同波 長で変調する事によって達せられる。

【0020】発明者らの検討によると、ゲート凹凸によるキャリアの散乱は、表面ポテンシャル、反転層の中心位置、電荷、分極、がそれぞれ局所的な変調を受け、それを感じた反転層内の電子が強く散乱されることによるが、表面ポテンシャルの変調が最も主要な散乱因子であ*

時、これら基板凹凸とゲート凹凸が、基本的、実質的に 同位相・同振幅・同波長で変調するようにすれば、酸化 膜厚が空間に依らずに一定になるため、表面ポテンシャ ルによる散乱・移動度の劣化はなくなる。 【0021】本層発明の目的を達する別の方法は、ゲー

* る。基板凹凸とゲート凹凸の各凹凸を波形状と見なした

【0021】本願発明の目的を達する別の方法は、ゲート凹凸の振幅を小さくする事である。

【0022】とこで、ゲート凹凸の振幅(Δ_{nsn})とは、電界効果トランジスタのチャネル部分に存在するゲート絶縁膜の物理胰厚(t_{nnv} (r))の位置(r)依存性の分散の値を指す。尚、ゲート絶縁膜の物理膜厚は、例えば、透過型電子顕微鏡を用いて測定される。

【0023】即ち、平均操作を<>という記号を用いて 表す時、平均物理膜厚

[0024]

【数1】

 $t_{ox} = \langle t_{phys}(r) \rangle$

…式1

を用いて、 【0025】 20※【数2】

$$\Delta_{RSR} = \sqrt{\left(\left(t_{phys}(r) - t_{ox}\right)^{2}\right)}$$

と定義される。

【0026】ことで、上記ゲート凹凸の振幅△****、即ち、ゲート絶縁膜の膜厚の分散は、同一ウェハ中に存在する複数の電界効果トランジスタ間の膜厚ばらつきとは異なり、1つの電界効果トランジスタ内の局所的ばらつきの事である。従って、同一ウェハ中の均一性が高く、複数の電界効果トランジスタ間の膜厚ばらつきは存在する。従って、ゲート酸化膜厚が薄い高性能電界効果トランジスタでは不可避の問題である。

【0027】図3は移動度のゲート凹凸振幅△nsn依存性の例を示している。当然予想されるようにゲート凹凸の振幅が小さくなる程、即ち、滑らかになる程、RSRによる移動度の劣化は小さくなっている。精密に制御された製膜プロセスを用いれば製膜直後のゲート凹凸は0.1ナノメータ以下に抑えられることが知られている。例えば、日本国公開公報、特開2000-235975号では、酸素ラジカルを用いて酸化膜を形成することでゲート絶縁膜、即ち、この場合ゲート酸化膜の凹凸を0.07ナノメータ以下にすることができると記載されている。それにもかかわらず、ゲート電極形成後にはゲート電極/ゲート絶縁膜界面に0.3ナノメータ~0.★

★8ナノメータもの凹凸が存在する。例えば、アイ・ビー・エムジャーナル オブ リサーチ アンド デベロー ブメント 第43巻、第3号、245頁(IBM J. Res. Develop. Vol.43、No.3、p.245、1999)など に透過型電子顕微鏡を用いて電界効果トランジスタの断 面を観察した実験結果が記載されている。

[0028] とうした凹凸の主因は、図4に模式的に示すように、ゲート凹凸がゲート電極の結晶粒径と同じ周期で変調を受けている事にあると考えられる。従って、ゲート電極材料を非晶質、または非常に粒径の小さな多結晶にする事によってゲート凹凸を小さく抑えることが可能となる。

【数3】

$$\langle (t_{phys}(r) - t_{ox})(t_{phys}(r') - t_{ox}) \rangle$$
 ... ± 3

をガウス分布 【0030】 【数4】

50

…式4

でフィッティングした場合のハスススの値として定義され

【0031】図5は相関距離(Assa)と移動度(μe ff) との関係の例を示す図である。図5に見られるよ うに、相関距離が数ナノメータの時に移動度は極小値を とる。具体的には、わけても、相関距離 (🗛 🖍 🔾 1. 0 n m あるいは A ssa < 2. 5 n m にある時が、好 まる特徴的な電子の波数の逆数がゲート凹凸の相関距離 とほぼ等しくなった時に、最も散乱が起き易い事に起因 している。

【0032】上述のようにゲート凹凸はゲート電極の粒 径によって決まる成分が大きいので、ゲート電極材料の 粒径を大きくする事で相関距離が長くなる。従って、移 動度の劣化を小さく抑えることが可能となる。

【0033】本願発明の目的を達成する第四の方法は、 比誘電率の大きな材料をゲート絶縁膜に用いることであ る。比誘電率の大きな材料を用いれば物理膜厚が厚くて 20 も大きな反転電荷を誘起する事が出来る。ゲート凹凸が チャネルから遠い所にある分、二酸化シリコンを用いた 場合と比べてその影響が小さくなる。

【0034】以下、本発明を実施例によりさらに詳細に 説明する。理解を容易にするため、図面を用いて説明 し、要部は他の部分よりも拡大して示されている。各部 の材質、導電型、及び製造条件等は本実施例の記載に限 定されるものではなく、各々多くの変形が可能であると とは言うまでもない。

<公知諸技術との比較検討>シリコン基板とゲート絶縁 膜界面ばかりでなく、ゲート絶縁膜とゲート電極との間 の界面にも同程度以上の凹凸が存在する。この為、ゲー ト凹凸による移動度劣化という問題が生じる。例えば、 ジャーナル オブ アプライド フィジックス 第62 卷、第10号、4212頁、1987年 (J. Appl. Phy s.、vol.62、p.4212 (1987)) には、ゲート 凹凸による膜厚ばらつきが、ポテンシャルの変化を引き 起こし、移動度を劣化させるという理論的計算の結果が 示されている。又、日本国、公開公報、特開平10-2 23888号には、膜厚のばらつきが静電ポテンシャル 40 を大幅に変化させると理論的に推定して記載されてい

【0035】しかしながら、従来はゲート絶縁膜が厚か った為その影響はほとんど問題にならなかった。例え ば、アイ・イー・イー・イー エレクトロン デバイス レターズ 第17巻、178頁、1996年(IEEE E lectron Device Letters, vol. 17, p. 178, 199 6) などにゲート酸化膜厚が約3ナノメータまでは移動 度が酸化膜厚に依存しないという実験結果が記載されて いる。実際、量子統計力学を用いた発明者らの詳細な検 50

討によると、二酸化シリコンゲート絶縁膜の厚さが約3 ナノメータ程度までは、ゲート凹凸による移動度の劣化 は深刻にならないことが確認された。

8

【0036】しかし、発明者らの検討によると素子の微 細化が進みゲート酸化膜が薄くなり、かつ、チャネル部 に高電界が印可されるようになるとゲート凹凸によって 移動度が急速に低下するととがわかった。図2は臼口電 ましいことが理解される。これは、温度と電場などで決 10 界1MV/cmにおけるn型電界効果トランジスタの移 動度のゲート酸化膜厚依存性を示している。ゲート酸化 膜厚2ナノメータ以下では急激に移動度が低下してい る。現在使用されている最も薄い二酸化シリコンのゲー ト絶縁膜の厚さは約2ナノメータである。従って、すで にゲート凹凸による移動度の劣化が顕在化する領域に入 っているといえる。

> [0037] これらの諸事実から、本願発明が二酸化シ リコン換算のゲート絶縁膜の厚さ(t єот)が2 п m以 下であるゲート絶縁膜を有する絶縁ゲート型電界効果ト ランジスタに極めて有用なことが理解されよう。

<実施例1>本例において、(1)二酸化シリコン換算 ゲート絶縁膜厚tェотが2nm以下となすこと、及び (2) 電界効果トランジスタのチャネル部分の上部に存

在するゲート絶縁膜の物理膜厚の最大値と最小値の差△ と物理膜厚の平均値toxの比(△/tox)が10% 以下となすことが検証される。

【0038】更に、電界効果トランジスタのチャネル部 分の上部に存在するゲート絶縁膜の物理膜厚の分散(△ asa) が0.15 ε.x/ε,102 n m以下であることが検証 される。

【0039】上述のゲート凹凸による移動度の劣化を抑 制するためには、ゲート電極が多結晶化することが好ま しい。とのことによって、ゲート絶縁膜の局所的膜厚の バラツキが増大することを防止しなければならない。 そ の為には、ゲート絶縁膜直上のゲート電極を多結晶化さ せず非晶質シリコン(非晶質Siと略記する)に似つと とが有効である。

【0040】発明者等の検討によると、ジシラン(Si , H。)を用いた減圧化学気相成長法により約480℃以 下の温度で形成した膜厚が8mm以下の極めて薄い非品 賞Si膜の結晶化温度は、表面に薄いSiO₂膜がある 場合、通常の約800℃から約800℃へと上昇する。 従って、多結晶Siゲート電極とゲート絶縁膜の間に蹲 い非晶質Si膜をはさみゲート凹凸を抑えるととができ る。本例ではこの技術をゲート絶縁膜とゲート電極の積 層の場合に応用する。

【0041】以下、浮遊ゲート電極を有しない絶縁ゲー ト型電界効果トランジスタにおいて、ゲート絶縁順直上 のゲート電極を非晶質に保つ事で、ゲート凹凸が小さ く、従って高移動度を達成した本実施例1について説明

30

する。

【0042】図1は本願発明の第一の実施例による完成 した半導体装置の断面図であり、図8及び図7はその製 造工程順に示す装置の断面図である。

【0043】図6を参酌する。単結晶Siよりなる半導 体基板1に活性領域を画定する索子間分離絶縁領域(図 示せず)の形成、基板濃度調整用のP導電型イオンの注 入と引き延ばし熱処理、及び関電圧調整用イオン注入と 活性化熱処理を、従来の手法により施した。その後、熱 酸化膜2の膜厚をパラメータとしてそれぞれ1.5 n m、2nm、3nm、4nm、5nmの5種形成した。 尚、前記半導体基板は、面方位(100)、P導電型、 直径20cmである。

【0044】次に非晶質の1n-Situリンドープの 極薄Si膜3をジシラン(Si、H。)を用いた減圧化学 気相成長法で2 n m堆積した後、同一の装置で連続して 極薄Si〇z膜4を0.3nmを堆積した。 更に、 ゲート 電極5となる100 n mのI n - S i t u リンドーブ多 結晶Si膜5を形成した。 との状態の断面図が図6であ る。尚、「【n-Situリンドープ」とは、インプラ 20 する前にあらかじめリンがドープされてあるという意味 で用いられる用語である。本実施例においては、上記「 n-Situリンドープ多結晶Si膜5の形成にモノシ ラン (SiH。) とホスフィン (PH。) を用い630℃ の温度で堆積を行った。上記In-Situリンドーブ 多結晶Si膜5の低抵抗化は、上記のどとく予め不純物 を添加する方法でなくとも良い。例えば、これまでの相 補型MOSの製法に基づき、所望ゲート電極領域に選択 的にリンを高濃度イオン注入し形成しても何ら問題な

【0045】続いて、750℃の窒素雰囲気中で30分 の熱処理を行った後、上記In-Situリンドープ多 結晶Si膜5及び非晶質の極薄Si膜3をゲート電極 (5、3) にそれぞれ加工した。 ことで、上配極薄S i O。膜4は膜厚O .3 n m と極めて薄く、上記 l n - S i tuリンドープ多結晶Si膜5の粒界成長によりさらに その膜厚が狭められる。従って、上記極薄SiOz膜4 は電気的には絶縁膜として働かず、ゲート容量の低下や 抵抗増大などの電気的な問題は生じない。

【0046】本例では、In-Situリンドープ多結 40 晶Si膜5、極薄SiO₁膜4、及び薄い非晶質Si膜 3の積層体によって、ゲート電極部が構成されている。 そして、前述したように、ゲート絶縁膜2とゲート電極 の多結晶層5の間に薄い非晶質Si膜3が配され、ゲー ト電極自体の多結晶化を防いでいる。

【0047】次からの工程は図7を参酌する。ゲート電 極部(3、4、5)を所望形状に形成後、との状態より 砒素(As)イオンを加速エネルギー3keV、注入量 1×10¹¹/cm¹の条件で垂直方向からイオン注入 し、浅いソース拡散層6、及び浅いドレイン拡散層7を 50 は0.1mmより0.5mm程度の範囲、又非品質Si

形成した。続いて、上記浅いソース拡散層6及び浅いド レイン拡散層7を包み込むどとく、ボロン(B)のイオ ン注入を垂直方向から加速エネルギー10keV、注入 量4×10¹¹/cm¹なる条件で実施した。このP導電 型領域は、パンチスルー防止のためのもので、P導電型 パンチスルー防止拡散層8と称する。次に、50 n m 厚 のシリコン酸化膜をプラズマ補助堆積法により、400 ℃の低温で全面に堆積する。そして、異方性ドライエッ チングにより、ゲート電極部(3、4、5)の側壁部に 10 のみ選択的に残置させてゲート側壁絶縁膜9とした。上 記ゲート側壁絶縁膜9をイオン注入阻止マスク領域とし て、Asイオンを加速エンエルギー30keV、注人量 2×1011/cm1の条件で垂直方向からイオン注入 し、N型高濃度ドレイン拡散層11及びN型高濃度ソー

10

【0048】次からの工程は図1を参酌する。続いて、 750℃、300分の窒素アニールで、注入イオンの活 性化熱処理を施とす。そして、コバルト(Со)膜をス パッタリング法により全面に薄く堆積し、500℃にお ける短時間アニールによるシリサイド化を施した。未反 応のCo膜を塩酸と過酸化水素水混合液で除去し、Si 基板露出部に選択的にCoシリサイド膜12を残置させ る。この後、短時間熱処理によりCoシリサイド膜12 の低抵抗化を施した。

ス拡散層10を形成した(図7)。

【0049】次に、厚いシリコン酸化堆積膜を全面に形 成した後、その表面を化学的機械的研摩により平坦化し て表面保護絶縁膜13とした。この表面保護絶縁膜の所 望領域に開口を施してから、配線金属の拡散障壁材とし ての窒化チタン(TiN)膜と配線金属としてのタング ステン (W) 膜を堆積する。そして、その積層体の平坦 化研摩により、開口部分のみに選択的にW膜を残置し た。その後、所望回路構成に従いアルミニュームを主材 料とする金属膜の堆積とそのパターニングによりドレイ ン電極15、及びソース電極14を含む配線を形成し、 電界効果トランジスタを製造した。この状態の断面図が 図1である。

【0050】こうして制作した電界効果トランジスタに 関して次の観察を行った。第1は、電界効果トランジス タの断面を、透過型電子顕微鏡で観測することである。 第2は、ゲート電極3、5及び極薄SiO,膜4を除去 した後に、原子間力顕微鏡で詳しくゲート絶縁膜界面を 観測した。この結果、次の事実が明らかになった。 【0051】第1は、極薄Si膜3は非晶質の状態を保

っていた。従って、粒界成長によるゲート凹凸の増大が 抑制されていることが確認された。第2は、極薄SiO ₁膜4はほとんど確認できなかった。従って、ゲート電 極3とゲート電極5が電気的に接続しており、極薄Si O.膜4が絶縁膜としてゲート容量を低下させていない ことも合わせて明らかになった。尚、極薄SiO, 膜4

- 6 -

30

層は2 n m より8 n m程度の範囲が多くの場合用いられる。より具体的な厚さは、製造工程中の熱処理条件を考慮して設定される。

【0052】その結果、ゲート絶縁膜である酸化膜の厚さの局所的パラツキが低く押さえられていることが確認された。図8は酸化膜の厚み(tox)と電界効果トランジスタの膜厚の凹凸の振幅(膜厚の分散)△asaの関係を示す図である。●印は本願発明の特性、■印はこれまでの技術による結果を示している。図にみられるように、本例では△asaは平均として約0.09nmであった。又、相関距離(凹凸の界面に平行方向への広がり)
Aasaも約1.4nmであった。一方、従来法により製造された電界効果トランジスタの腰厚の凹凸の振幅△asaが平均として約0.23nm、相関距離Aasaが約2.2nmであった。このように、本例では、酸化膜厚の局所的パラツキがこれまでより低く押さえられていることが確認された。

【0053】更に、実施例1に基づく電界効果トランジスタは、従来の手法により製造された電界効果トランジスタと比較して、最大20%以上の移動度の上昇が観測 20された。図9に酸化膜の厚み(tox)と移動度(μeff)との関係の例を示す。図9において、従来法と本願発明に基づくものとの比較を示している。本願発明は、特に、ゲート絶縁膜の厚さが、二酸化シリコンに換算した値が2nm以下のゲート絶縁型電界効果型トランジスタを問題としており、図9の結果は本願発明の有用性を検証している。

【0.054】S $i.O_1$ の酸化膜厚が2.n.m以下の時には、酸化膜厚の局所的パラツキを $\Delta_{asa} \le 0.15.n.m$ とすることが望ましい。この条件を図8中に点線で示す。図8に示すように、本実施例1によって作成された電界効果トランジスタが、 $\Delta_{asa} \le 0.15.n.m$ を満足していることがわかる。

【0055】尚、実施例1に基づくMOS型電界効果トランジスタのリーク電流は従来法により製造されたMOS型電界効果トランジスタと比較して約30%ほど低減されており、リーク電流の特性としても優れていることが明らかになった。

【0056】実施例1において、SiO,酸化膜の厚さをパラメータとして試作した。この結果、SiO,酸化膜厚が2nm以下の時に、顕著な移動度の改善が観測された。

【0057】尚、上記ゲート凹凸の振幅△nsmは、電界効果トランジスタのチャネル部分に存在するゲート絶縁 膜の物理膜厚の最大値と最小値の差△として近似する事ができる。本実施例1で得られた移動度(μeff)と凹凸の関係を、△/toxの関数として図10に示す。 ■印は本願発明の特性、●印はこれまでの技術による結果を示している。この結果、酸化膜厚の局所的バラツキを平均物理膜厚の10%以内とすると、移動度の劣化を50

級和できることがわかる。図10に点線でこの条件を示す。実施例1で得られたゲート絶縁膜はすべての膜厚でこの条件を満たし高移動度を達成する事ができた。従ってSiO1の酸化膜厚が2nm以下の時には、酸化膜厚

12

<実施例2>図11は本願発明の第二の実施例による電界効果トランジスタの断面図であり、図12から図16がその製造工程順に示した装置の断面図である。

【0058】実施例2の電界効果トランジスタは、高誘電率ゲート絶縁膜16を備えていることを主な特徴とする。ここで、高誘電率ゲート絶縁膜16とは、SiO,ゲート絶縁膜2よりも大きい比誘電率をもつゲート絶縁膜のことを指す。この高誘電率ゲート絶縁膜の具体例を掲げれば、A1,O,、HfO2、ZrO2、TaO3、IIfSiOx、ZnSiOxなどを挙げることが出来る。【0059】図12を参酌する。まず、単結晶Siよりなる半導体基板1に、通例の半導体装置にみられる如く、活性領域を画定する素子間分離絶縁領域(図示せず)の形成、基板濃度調整用のP導電型イオンの注入と引き延ばし熱処理、及び関電圧調整用イオン注入と活性化の為の熱処理を従来方法で行う。尚、半導体基板1は面方位(100)のP導電型シリコンで、その直径は20cmを用いた。

【0080】とうして準備した半導体基板に熱酸化験17を5nm形成した。次に、上記熱酸化膜17の上に、非晶質のノンドープSi膜18を150nm堆積した後、50nmの厚さのシリコン酸化膜を堆積して表面保護絶縁膜13を形成した。その後、通例のリソグラフィ法及びエッチング法を用いて、図12に示すような形状のダミーゲート電極18を形成した(図12)。

【0061】ダミーゲート電極18の形成後、この状態 よりPイオンを垂直方向からイオン注入し、不純物濃度 が1×10**/cm³程度の浅いソース拡散層6、及び 浅いドレイン拡散層7を形成した。 続いて、1050 ℃、1秒の条件で熱処理を施し、注入不純物の活性化を 実施した。続いて、上記浅いソース拡散層6、及び浅い ドレイン拡散層7を包み込むごとく、Bのイオン注入を 施した。とのP導電型領域はパンチスルー防止のための P導電型パンチスルー防止拡散層8とした(図12)。 【0062】こうして準備した半導体基体にSi,N。を 堆積した後、異方性ドライエッチングによりダミーゲー ト電極18の側壁部にのみ、選択的に残置させてダミー ゲート側壁絶縁膜19とした。上記ダミーゲート側壁絶 縁膜19をイオン注入阻止マスクとして、不純物濃度が 1×10¹⁰/c m¹程度のN型高濃度ドレイン拡散層 1 1及びN型高濃度ソース拡散層10を形成した後、10 50℃、1秒の条件で注入イオンの活性化熱処理を施し た(図13)。

【0083】続いて、希フッ酸を用いてSiO2の絶縁

膜17の露出部を除去した後、コバルト(Co)腹をスパッタリング法により全面に薄く堆積する。そして、当該積層体を500℃での短時間アニールにより、Co腹のシリサイド化を施した。未反応のCo膜を塩酸と過酸化水素水混合液で除去し、Si基板露出部に選択的にCoシリサイド膜12を残置させる。そして、短時間熱処理によりCoシリサイド膜12の低抵抗化を施した(図14)。

【0084】との工程によって、本実施例2では、前記 実施例1のようにゲート絶縁膜2形成後にCoシリサイ ド膜9を形成する工程と比較して、ゲート絶縁膜16の 形成後の熱処理を減らすことができる。その結果、上記 ゲート絶縁膜16の膜厚パラツキを低減され、高移動度 の電界効果トランジスタを作成することができる。

[0085] こうして準備した半導体基板に、厚いシリコン酸化膜を堆積した後、その表面を化学的機械的研摩により平坦化して表面保護絶縁膜を形成する。そして、800℃の窒素雰囲気で30分のアニールを行った。次に、全面を化学的機械的研摩により平坦化し、ダミーゲート電極18を選択的に除去する。更に、この後、希ファ酸を用いてSiO₂絶縁膜17の露出部を除去し、閉口部20を形成した(図15)。閉口部20は半導体基板に達している。

【0086】本実施例2のようにゲート絶縁膜16の形成に先立って、ソース6、10及びドレイン7、11上にCoシリサイド膜12を形成することで、ゲート絶縁膜2やメタルゲート電極21に加わる熱負荷を軽減することができる。従って、高品質の高騰電率ゲート絶縁膜18となすことが出来、その結果高移動度を達成することができる。

[0067]その後、開口部20に高誘電率ゲート絶縁 膜18を、化学気相蒸着法によって堆積した。上記高誘 電率ゲート絶縁膜16としては、Al2〇,、ZrO.、 HIO,の3種の材料を用いて、それぞれのデバイス特 性の違いを調べた。成膜にあたっては、高誘電率ゲート 絶縁膜18が非晶質の状態になる条件で堆積した。又、 上記高誘電率ゲート絶縁膜16の物理膜厚の平均値to xは熱処理後にSi〇₂換算の膜厚tεστ(tεστ=to $x \cdot \epsilon o x / \epsilon_{sto2}$) が 1.5 n mとなるように堆積時 間を調整した。ゲート電極形成前の熱処理温度をパラメ ータとしてそれぞれ700℃、800℃、900℃、1 000℃の4通りの熱処理を施した。引き続き、開口部 20に、ゲート電極5となるIn-Situリンドープ 多結晶S i 膜5 をモノシラン(S i H。)とホスフィン (PH,) を用い630℃の温度で100nmの堆積を 行った。続いて、5mmのタングステン・ナイトライド (WN_x)を反応性スパッタリング法により堆積させて WN_x障壁層23を形成する。 との後、50 n m のタン **グステン (W) をスパッタリングにより堆積させてタン**

グステン・ゲート電極24を形成した。続いて、通例の 低温での活性化アニールを実施した後、全面を化学的機 械的研摩により平坦化し、埋め込み加工トランジスタ構 造を形成した(図18)。

14

【0068】その後、厚いシリコン酸化堆積膜を全面に形成して、表面保護絶縁膜13の所望領域に開口を施してから配線金属の拡散障壁材としてのTiN膜と配線金属としてのW膜を堆積し、その平坦化研摩により開口部分のみに選択的にW膜を残置した。最後に、所望回路構成に従いアルミニュームを主材料とする金属膜の堆積とそのパターニングによりドレイン電極15、ソース電板14、及びゲート電極配線22を含む配線を形成し、電界効果トランジスタを製造した。この状態の装置の断面図が図11である。

【0069】実施例2の電界効果トランジスタの断面を透過型電子顕微鏡で詳しくゲート絶縁膜界面を観測した。この結果の例を図17に示す。図17は絶縁膜の形成温度と膜厚の凹凸の振幅△asaの関係を示す。図17に見られるように、高誘電率ゲート絶縁膜16の材料と熱処理温度に依存して、膜厚の凹凸の振幅△asaの大きさが変化することが確認された。図17中には、それぞれの材料によって異なる結晶化温度を矢印で示してある。ゲート電極5の活性化アニールの熱処理温度が、高誘電率ゲート絶縁膜16の結晶化温度を超えると膜厚の凹凸の振幅△asaが大きくなることがわかる。

[0070] 実施例2の高誘電率ゲート絶縁膜電界効果トランジスタでは、図18に例示するように移動度の熱処理温度依存性が観測された。横軸は絶縁膜の形成温度、縦軸は移動度μeffである。この移動度の高誘電30 率ゲート絶縁膜16の材料と熱処理温度に依存性は、図17の膜厚の凹凸の振幅Δαιαの形成温度依存性と対応している。

【0071】実施例1で確認されたのと同じ条件、すなわち、ゲート絶縁膜の物理膜厚の最大値と最小値の差を △として、酸化膜厚の局所的パラツキを△/tox<
0.10とした条件を図18中に点線で示す。これより、高誘電率ゲート絶縁膜16が非晶質の状態を保っているか、結晶化があまり進行していない状態で結晶粒が膜内部に点在しているような場合には、移動度の劣化を小さく押さえられることがわかる。従って、ゲート絶縁膜として高誘電率ゲート絶縁膜16を用いる際にも、酸化膜厚の局所的パラツキが△/tox<0.10という条件を満足するように製造することが望ましい。あるいは、膜厚の凹凸の振幅△asaを用いて表すと絶縁膜の膜厚のパラツキを△asa<0.15・ε∘ェ/ε₅sioanmという条件を満たすように製造することが望ましい。

ゲート絶縁膜18の材料の誘電率の違いから、誘電率が 大きくなると移動度の劣化が小さくなることが判明し た。これより、熱酸化膜2を用いる代わりに高誘電率ゲ ート絶縁膜16を用いるととで、移動度の劣化を少なくできることが明らかになった。これは、高誘電率ゲート 絶縁膜16を用いる場合は、SiO,換算膜厚が一定の 条件下で従来の熱酸化膜2と比較して、物理膜厚を大きくすることができる。従って、前記実施例1と本実施例 2で確認された条件を満たしやすくなり、膜厚バラツキの移動度劣化へ与える影響を小さくできるためである。 従って、高誘電率ゲート絶縁膜16を用いる場合は、熱酸化膜2を用いる場合と比較して、ゆるやかな膜厚バラッキの制御によって移動度劣化を緩和することができる。

<実施例3>図19は本発明の第三の実施例による電界効果トランジスタの断面図である。ここでは、基板の活性化熱処理をゲート絶縁膜の形成前に実行して高移動度を達成した電界効果トランジスタの例について説明する。

【0073】まず、実施例2と同様の工程で図15に示すような、ソース6、10及びドレイン7、11上にCoシリサイド膜12が形成され、且つチャネル部が開口された構造を準備する。

【0074】図19を参酌する。引き続き、熱酸化膜2を開□部20に形成する。熱酸化膜2の膜厚をパラメータとして、それぞれ1.5 n m、2 n m、3 n m、4 n m、5 n mの5種を形成した。

【0075】次いで、開口部20亿、ゲート電極5となるIn-Situリンドーブ多結晶Si膜5を、モノシラン(SiH。)とホスフィン(PH。)を用い630℃の温度で100nmの堆積を行った。続いて、5nmのタングステン・ナイトライド(WNx)を反応性スパッタリング法により堆積させてWNx障壁層23を形成した後、50nmのタングステンWをスパッタリングにより堆積させてWゲート電極24を形成した。続いて、低温活性化アニールを実施した後、全面を化学的機械的研摩により平坦化し、埋め込み加工トランジスタ構造を形成した。

【0078】その後、厚いシリコン酸化堆積膜を全面に形成して、表面保護絶縁膜13の所望領域に開口を施してから、配線金属の拡散障壁材としてのTiN膜と配線金属としてのW膜を堆積し、その平坦化研摩により開口部分のみに選択的にW膜を残置した。最後に、所望回路構成に従いアルミニュームを主材料とする金属膜の堆積とそのバターニングによりドレイン電極15、ソース電極14、及びゲート電極配線22を含む配線を形成し、電界効果トランジスタを製造した図19がこの状態を示す図である。

【0077】実施例3の電界効果トランジスタの断面を 透過型電子顕微鏡で詳しくゲート絶縁膜界面を観測した。すると、前記実施例1 に記載したように従来法により製造された電界効果トランジスタの膜厚の凹凸の振幅 Δ***が約0.23nm、相関距離L***が約2.2nmで 50 た、上記高誘電率ゲート絶縁膜16の物理膜厚の平均値

あったのに対し、本実施例3に基づく電界効果トランジスタ図19ではΔxxxが約0.15nm、Δxxxが約1.7nmとなり、確かに酸化膜厚の局所的バラツキが低く押さえられていることが確認された。これは、基板の活性化熱処理をゲート絶縁膜の形成前に実行することで、ゲート絶縁膜形成後の熱処理を緩和することができたために、ゲート電極5の多結晶化に伴うゲート凹凸増大の問題を緩和することができたためである。

16

【0078】この結果、上記製造工程を経て製造された 10 本実施例3に基づく電界効果トランジスタにおいては、 従来の手法により製造された電界効果トランジスタと比 較して、移動度の上昇が見られる。 図20 に例示するよ うに、最大10%以上の移動度の上昇が観測された。図 20において、■印は本願発明の特性、●印はこれまで の技術による結果を示している。従って、ダミー・ゲー ト構造を用いて電界効果トランジスタを製造すると、ゲ ート絶縁膜の膜厚の均一性が向上し従って高移動度を達 成することが明らかとなった。従来、ダミー・ゲート構 造は、高温熱処理に弱い高誘電率ゲート絶縁膜16を用 20 いる際に有効であると考えられていた。しかしながら、 本発明によると熱酸化膜2をゲート絶縁膜として用いる 際にも、熱処理温度を低減できるためゲート電極の粒界 成長を抑制する事ができ極めて均一性の優れたゲート絶 縁膜を作成することが判明した。従って、SiO₂やシ リコン酸窒化膜を用いる場合にもダミー・ゲート構造を 用いた低温熱処理を通して電界効果トランジスタを作成 することが、高移動度を達成する上で有効である。

【0079】尚、本実施例3に基づく電界効果トランジスタでは容量-電圧特性にゲート電極の空乏化に伴う容量低下がおこらないため、従来の多結晶Siを用いた電界効果トランジスタと比較してSiO,換算膜厚が0.4 nm程度小さくなることも合わせて明らかとなった。従って、容量特性の観点からも、本実施例3に基づく電界効果トランジスタが優れていることが判明した。

<実施例4>図21は本発明の第四の実施例による電外 効果トランジスタを示す完成断面図である。とこでは、 ゲート絶縁膜直上のゲート電極に金属を用いて、更に、 ゲート絶縁膜に高誘電率材料を用いる事で、高品質のゲ ート絶縁膜を形成し高移動度を達成した第四の実施例に ついて説明する。

【0080】まず実施例2と同様の工程で図15に示すような、ソース6、10及びドレイン7、11上にCoシリサイド膜12が形成され、チャネル部が閉口された構造を作製する。その後、閉口部20に高誘電率ゲート絶縁膜16を、化学気相蒸着法によって堆積した。上記高誘電率ゲート絶縁膜16としては、A1,0,を用いた。本実施例では、上記高誘電率ゲート絶縁膜16としては、A1,0,を用いたが、他の材料、好ましくは粒界成長が少なく高誘電率の材料を用いる事が好ましい。また、上記高誘電率ゲート絶縁膜16の物理膜厚の平均値

toxは熱処理後にSiOz換算膜厚(ttor)が1.5 nm、2nm、2.5nm、3nmの4種となるように それぞれ堆積時間と熱処理温度を最適化した。尚、前述 のように、teot=tox・εox/εsiozである。

17

【0081】引き続き、開口部20に、メタルゲート電 極21となる窒化タンタル(TaN)を窒素雰囲気中で 反応性スパッタリング法を用いて150mm蒸着した。 本実施例4では、ゲート絶縁膜としてTaNを用いた が、他の金属、好ましくは高融点材料で粒界成長のおと い材料を用いても差し支えない。

【0082】その後、厚いシリコン酸化堆積膜を全面に 形成した後、全面を化学的機械的研摩により平坦化し、 埋め込み加工トランジスタ構造を形成した。そして、表 面保護絶縁膜13の所望領域に開口を施してから、配線 金属の拡散障壁材としてのTiN膜と配線金属としての タングステン (W) 頭を堆積し、その平坦化研摩により 開口部分のみに選択的に▼膜を残置した。最後に、所望 回路構成に従いアルミニュームを主材料とする金属膜の 堆積とそのパターニングによりドレイン電価15、ソー ス電極14、及びゲート電極配線22を含む配線を形成 し、電界効果トランジスタを製造した(図21)。

【0083】上記製造工程を経て製造された本実施例4 に基づく電界効果トランジスタの断面を、透過型電子顕 微鏡で詳しくゲート絶縁膜界面を観測した。との結果次 の事実が判明した。前記実施例1 に記載したように、従 来法により製造された電界効果トランジスタの膜厚の凹 凸の振幅 (Δ_{8.5.8}) が約0.23 nm、相関距離

(Aasa) が約2.2 n mであったのに対し、本実施例4 に基づく電界効果トランジスタ(この構造は図21に示 30 される) ではΔ₂₅₂が約0.17nm、Λ₂₅₂が約1.8 n mとなった。このように、本願発明では、確かに酸化膜 厚の局所的パラツキが低く押さえられていることが確認 された。これは、ゲート電極5に多結晶Siを用いるか わりにメタルゲート電極21を用いることで、ゲート電 極5の多結晶化に伴うゲート凹凸増大の問題を回避する ことができたためである。又、前記実施例3で示したゲ ート凹凸と同程度の値を得た事から、ゲート絶縁膜を S i O.ゲート絶縁膜2から高誘電率ゲート絶縁膜16へ 変えても、メタルゲート電極21を用いることでのゲー 40 ト凹凸の緩和が、同程度に期待できることが判明した。 【0084】 この結果、例えば、反転層に 1 MV/c m の電界が界面と垂直方向へ印加された時の移動度(µe ff)の値が、従来の手法により製造された電界効果ト ランジスタと比較して、上記製造工程を経て製造された 本実施例4 に基づく電界効果トランジスタでは、最大1 5%以上向上した。図22がゲート絶縁膜16の物理膜 厚の平均値toxと移動度との関係の例を示す図であ る。■印は本願発明の特性、●印はこれまでの技術によ る結果を示している。

【0085】とのように、メタルゲート電極21と高誘 電率ゲート絶縁膜16を用いて電界効果トランジスタを 製造すると、ゲート絶縁膜の膜厚の均一性が向上し従っ て高移動度を達成することが明らかとなった。

【0086】尚、本実施例4に基づく電界効果トランジ スタでは容量-電圧特性にゲート電極の空乏化に伴う容 量低下がおこらないため、従来の多結晶Siゲート電極 5を用いた電界効果トランジスタと比較してSiO.換 算膜厚が0.4 n m程度小さくなるととも合わせて明ら る温度が、引き続き行われる配線工程の最高温度より高 10 かとなった。従って、容量特性の観点からも、本実施例 4 に基づく電界効果トランジスタが優れていることが判 明した。

[0087]以上、諸実施の形態を示したが、本願発明 によれば、Si〇₂換算腹厚2nm以下の電界効果トラ ンジスタの膜厚パラツキを低減させることで高移動度の 電界効果トランジスタを製造できる。従って微細電界効 果トランジスタにおいて、ドレイン電流の大電流化を達 成することができる。特に、本発明によればNMOSと 同様にPMOSの大電流化にも有効である。従ってCM OSの大電流化を、膜厚バラツキ制御のための工程を追 加するだけで廉価に達成することができる。

[0088] 又、本願発明によれば、高誘電率のゲート 絶縁膜を用いる際にも膜厚バラツキを原子スケールで制 御することで移動度の劣化を抑制し高移動度、従って大 電流化を達成することができる。

[0089]

20

[発明の効果] 本願発明は、極薄ゲート絶縁膜を用いた 高移動度の電界効果トランジスタを提供する事が出来 る。更に、本願発明は、極薄ゲート絶縁膜を用いた電界 効果トランジのキャリア移動度の劣化の小さいゲート絶 縁膜/ゲート電極積層構造を提供する事が出来る。

【図面の簡単な説明】

【図1】図1は本発明の第1の実施例による絶縁ゲート 型電界効果トランジスタの断面図である。

【図2】図2は移動度の絶縁膜の膜厚依存性の例を示す 図である。

【図3】図3は移動度の絶縁膜の膜厚バラツキの振幅依 存性の例を示す図である。

【図4】図4は絶縁ゲート型電界効果トランジスタの断 面図である。

【図5】図5は移動度の絶縁膜の膜厚バラツキの相関距 離依存性を示す図である。

【図6】図6は第1の実施例による絶縁ゲート型電界効 果トランジスタの製造工程順に示す装置の断面図であ

【図7】図7は第1の実施例による絶縁ゲート型電界効 果トランジスタの製造工程順に示す装置の断面図であ

【図8】図8は第1の実施例における移動度の絶縁限の 50 膜厚依存性を示す図である。

19 【図9】図9は第1の実施例におけるゲート絶縁膜の物理膜厚の平均値と移動度の関係の例を示す図である。

【図10】図10は第1の実施例における酸化膜厚の局所的パラツキと移動度との関係を示す図である。

【図11】図11は第2の実施例による高誘電率ゲート 絶縁膜電界効果トランジスタの断面図である。

【図12】図12は第2の実施例による高誘電率ゲート 絶縁膜電界効果トランジスタの製造工程順に示す装置の 断面図である。

【図13】図13は第2の実施例による高誘電率ゲート 絶縁腹電界効果トランジスタの製造工程順に示す装置の 断面図である。

【図14】図14は第2の実施例による高誘電率ゲート 絶縁膜電界効果トランジスタの製造工程順に示す装置の 断面図である。

【図15】図15は第2の実施例による高誘電率ゲート 絶縁膜電界効果トランジスタの製造工程順に示す装置の 断面図である。

【図16】図16は第2の実施例による商誘電率ゲート 絶縁膜電界効果トランジスタの製造工程順に示す装置の 断面図である。

【図17】図17は第2の実施例による高誘電率ゲート 絶縁膜電界効果トランジスタのゲート絶縁膜厚の凹凸と*

*の関係を示す図である。

【図18】図18は第2の実施例における移動度の無処理温度依存性を示す図である。

20

【図19】図19は第3の実施例による電界効果トランジスタの断面図である。


【図20】図20は第3の実施例における移動度の絶縁 膜厚依存性を示す図である。


【図21】図21は第4の実施例による電界効果トランジスタの断面図である。


(図22) 図22は第4の実施例における移動度のSi○,換算膜厚依存性を示す図である。

【符号の説明】

1…半導体基板、2…ゲート絶縁膜、3…非晶質ゲート電極、4…極薄SiOa膜、5…多結晶Siゲート電極、6…浅いソース拡散層、7…浅いドレイン拡散層、8…パンチスルー防止拡散層、9…ゲート側壁絶縁膜、10…高濃度ソース拡散層、11…高濃度ドレイン拡散層、12…シリサイド膜、13…表面保護絶縁膜、14…ソース電極、15…ドレイン電極、16…高誘電率ゲート絶縁膜、17…熱酸化膜、18…ダミーゲート電極、19…ダミー・ゲート側壁絶縁膜、20…開口部、21…メタルゲート電極、22…ゲート電極配線、23…障壁層、24…ゲート電極。







フロントページの続き

(72)発明者 尾内 享裕 東京都国分寺市東窓ヶ窪一丁目280番地 株式会社日立製作所中央研究所内

(72)発明者 峰 利之 東京都国分寺市東恋ヶ窪一丁目280番地 株式会社日立製作所中央研究所内

Fターム(参考) 4M104 AA01 BB01 BB20 BB32 BB40

CC05 DD03 DD04 DD37 DD42

DD45 DD55 DD84 EE03 EE08

EE16 GG09 GG10 GG14

5F048 AA08 AB03 AC01 BA01 BB05

UB13 BB16 BC05 BC06 BF06

DA23

5F140 AA00 AA01 AB03 BA01 BD11

BD12 BD13 BE07 BE16 BF01

BF04 BF10 BF13 BF20 BF21

BF24 BF27 BF35 BF60 BG03

BG12 BG14 BG32 BG35 BG40

BG52 BG53 BH15 BH35 BJ08

BJ11 BJ17 BJ20 BJ27 BK02

BK05 BK13 BK21 BK29 BK34

BK38 BK39 CA03

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:				
☐ BLACK BORDERS				
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES				
✓ FADED TEXT OR DRAWING				
BLURRED OR ILLEGIBLE TEXT OR DRAWING				
☐ SKEWED/SLANTED IMAGES				
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS				
☐ GRAY SCALE DOCUMENTS				
☐ LINES OR MARKS ON ORIGINAL DOCUMENT				
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY				
OTHER.				

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.